por fabim » 16 Jul 2008 10:26
• 8 X 8 grid of identical, general purpose processor cores (tiles)
• 3-way VLIW pipeline for instruction level parallelism
• 5 Mbytes of on-chip Cache
• Up to 443 billion operations per second (BOPS)
• 31 Tbps of on-chip mesh interconnect
• Up to 50 Gbps of I/O bandwidth
Depois disso xará, só tenho uma coisa a dizer.
**** QUE PARIUUUU
Mano, ve só.
Sou responsável pelo que escrevo!!! E não pelo que você entende !!!