proex escreveu:http://www.maximintegrated.com/app-notes/index.mvp/id/3327
.
Este circuito realmente gera o dobro de pulsos na saída com relação a entrada.
Mas há um detalhe.
Se a frequência for fixa, pode-se ajustar o filtro RC para que os semi períodos sejam idênticos.
Se a frequência for variável, e com uma relação tão grande como a do colega Junior, a saída somente será quadrada para uma frequência.
O circuito RC atrasa a variação de entrada com um período fixo. Na saída tem-se um período também fixo, depois da transição de entrada.
Com a frequência variando, tem-se um pulso com período fixo logo após cada transição de entrada.
Se a frequência aumentar muito, o circuito RC pode não ter tempo para variar sua tensão, já que é um integrador, a ponto da saída do comparador provocar a transição antes que um novo pulso de entrada ocorra.
Com um PLL, a frequência dobra com semi períodos iguais, o único efeito é que ocorre defasagem entre o sinal de entrada e o sinal do divisor por 2. Esta defasagem pode variar entre 0+º elétricos e 180-º elétricos. Fora desta faixa, o PLL perde o sincronismo (lock) e a frequência não se mantém no dobro da de entrada.
MOR_AL
"Para o triunfo do mal só é preciso que os bons homens não façam nada." Edmund Burke.
"Nunca discutas com pessoas estúpidas. Elas irão te arrastar ao nível delas e vencê-lo por possuir mais experiência em ser ignorante". Mark Twain