do link...
" It's no coincidence that RISC processors have bigger on-chip caches than CISC processors; they need them more. Combine fast clock speed with slow memory and poor code density and you have a recipe for a real performance bottleneck"
OK, o Pentium 4 E6600 tem 2 núcleos de processamento e a mixaria de 4MB de cache L2, fora a cache L1... é CISC não é mesmo? e atinge quase 72W... Então se ele não fosse CISC teria quanto de cache? 1G? O Pentium 4 HT tem 1MB de cache L2... pra que tanto se ele é CISC? Será que ele é PURAMENTE CISC?
O próprio MCU 8051 não é CISC? E não tem alguns micros novos compatíveis com essa linha mas com maior poder de processamento, e que convenientemente utiliza um núcleo RISC interno? Por que será né? Pode mexer no que for, um 8051 será sempre CISC... ou não?
Hoje não se costuma diferenciar ou adotar apenas UMA tecnologia, utiliza-se todas que der, até pra fazer uma CPU. Uma coisa é falar na arquitetura RISC e CISC pura, outra é comparar produtos comerciais, deve estar ocorrendo um equívoco aqui.
Viktor, você citou questões de DESEMPENHO ser o porque a Intel "escolheu" CISC pro Pentium 4.
A resposta é:
A Intel não escolheu projetar o Pentium 4 externamente sendo CISC. Ela foi OBRIGADA para manter retrocompatibilidade de software, e conseguiu agregar desempenho não porque a CPU é CISC, mas porque também utiliza núcleos de processamento que são RISC ou parecidos, e tudo mais que deu pra usar.
Todos citam o Pentium 4 como CISC de alto desempenho, mas ele só é CISC externamente... seria uma comparação inadequada classificá-lo como puramente CISC e comparar com um RISC. Essa comparação existe hoje só em assuntos acadêmicos, comercialmente vale mais pegar tudo e usar.
Ah.. o problema de bandwidth de memóra tem também nos CISC... só que é de maneira diferente, complica o decodificador e o pipeline (que se torna mais caro, longo e complexo pra ter um desempenho próximo que o do RISC ou, se custo é impotante, o pipeline e decodificador fica muito mais lento que o pipeline de uma CPU RISC... já que risc não precisa decodificar instrução, só a CISC tem esse passo extra. Pentium 4 tinha quase 20 estágios de Pipeline... uma instrução passa por todos eles p/ ser executada. Na verdade o decodificador de instrução do RISC é muito simples e rápido se comparado com o do CISC.
Se custo não for problema, cria memória de sistema dentro da CPU com a tecnologia da cache... mesma frequência da CPU... nesse caso quem ganha em velocidade? a arquitetura RISC ou CISC? Lembrem-se que a memória cache tem tecnologia e velocidade para trabalhar na velocidade do núcleo de processamento, mas isso é dentro da CPU. Nesse caso some problema de bandwidth de memória, fica só a densidade de código, que não influencia no desempenho, só no tamanho da memória necessária.
Pentium (32 bits) tem barramento de memória de 64 Bits... a SDRAM é uma memória inteligente e pode transferir dados em modo de rajada a partir de um ponto inicial. São as técnicas utilizadas tanto por x86 "CISC" como por "RISC" pra minimizar a latência de memória.
RISC é uma arquitetura naturalmente mais veloz que a CISC, mas são concorrentes? Se forem, o Pentium 4 é meio um vira-casaca.
Dá até pra discutir muito mais sobre esse assunto, principalmente pra diferenciar arquitetura pura e arquitetura de processadores comerciais, mas acho que isso deveria ser feito em outro tópico, tipo o do link mesmo:
"CISC: not dead yet"
Afinal, o que o artigo relata é que CISC ainda vai continuar existindo, o que é correto, senão o PC acaba, mas o mesmo artigo não cita nenhuma CPU CISC que não utilize nada da RISC dentro dela, exceto pelas CPUs antigas (e lentas).