ASM51

Pessoall,

Sempre tive uma certa curiosidade sobre o seguinte:

Como o analisador logico classifica o sinal que ele esta lendo ? digo como seria o front-end de um ?

Claro que os niveis logicos 0 e 1 seria mais tranquilo... mas como ele define pinos flutuando ou em tri-state ?!

Pois se o pino esta flutuando ele pode muito bem acabar sendo confundido como 1 ou 0, e imagino que esta "confusao" não aconteça com os analisadores logicos...

[]'s
Marcelo

Ele nao classifica. Ou é 0 ou é 1.

A nao ser que vc capture a forma de onda no dominio analógico, não há como determinar isso.

Mas não se deixa pinos flutuando em circuito digital.

opa, barramentos em tri-state sao coisa bastante comum em circuitos digitais e nao eh dificil decodificar nao, dah uma olhada nesse cara:

http://www.google.com/patents?id=QIN6AA ... dq=7098833

no texto, por sinal, ele comenta rapidamente sobre outros possiveis metodos. se vc usar um pouco a imaginacao, vai ver que eh simples bolar um circuito para detectar 0, 1, tri-state, pull-up, pull-down, curtos com VCC/GND e linhas cortadas.

Olá Guest e pessoALL!

Não lí o link do Marcelo, é muito grande e meu "ingreis" é meia-boca (não quiz pegar o dicionário para ajudar! hehehe)

No meu pobre conhecimento de eletrônica, acho que um AO em
configuração diferencial dá a solução!

E, mesmo lendo um sinal analógico,pode ser interpretado, mesmo que
errado, por um analizador lógico! É só uma questão de faixas!!!

ah, eu tb nem li... mas eh soh dar um zoio nas figuras que a ficha cai, nao tem segredo nao:

http://www.google.com/patents?id=QIN6AA ... 33#PPA1,M1

Sabemos que é possivel mas a pergunta foi Como o Analizador Determina issso?

Analizadores logicos comerciais nao fazem isso. Nunca vi algum que fizessse.

Bom
Meu indicador de Nível Lógico para PIC deteta quando pino do uC é entrada, ou circuito aberto pois é constituido de R LED LED R e a junção desse
dois LEDs é a ponta de prova.
De modo que ambos os LEDs acessos a meio brilho é pino de entrada sem Pull Up ou Circuito Aberto (copyright Toledo rsrsrs).

Quanto ao barramento de Saída Tri State o correto é, se circuitos de entrada
dos diversos CI não possuirem Pull Up, haver resistores de terminação.

Só um projetista descuidado vai deixar um barramento flutuante.

Legal,

Eu sempre pensei em alguma coisa assim... capturar com pull-up e depois com pull-down... ai ficaria facil de decidir se é 0 1 ou Hiz...

Porem minha curiosidade maior seria como os Big players fazem isso Tek Agilent and so on...

Pois imagina a dificuldade de fazer isso a 500Mhz ou 1Ghz...

[]'s
Marcelo

Sim
Mas a captura e retenção é feita diretamente na memória do Analizador Lógico
com Clock interno , externo ou por evento qualquer.
Como existe hoje memórias de alta velocidade - tranqüilinho

Depois é que o uC lê a memória faz a presentação no display , fórma de onda, héxadecimal, instruções, etc.

A Elektor já publicou artigo sobre a montagem de um .

Contudo esse instrumento já não atende circuitos de muito alta velocidade
como a Placa Mão do PC , aí volta o uso do Osciloscópio.

Abraço e boa captura
.

proex escreveu:Sabemos que é possivel mas a pergunta foi Como o Analizador Determina issso?

Analizadores logicos comerciais nao fazem isso. Nunca vi algum que fizessse.

pois eh, da tektronix ou agilent realmente acho que nao tem, mas a national instruments tem um circuito muito parecido nos equipamentos deles: