ASM51

Pessoal,

Alguem possui um circuito totem pole, que ja foi testado, para acionar um mosfet, tipo IRF540, ou outro ? ...

O que viria a ser um totem pole ? Uma ponte full-bridge ?
Se for canal N, é o mais usado. Se for o caso, dá uma olhada no Google em IR2110.

Andre_Tepron,

Muito obrigado pela sua dica, eu não conhecia este chip ... achei muito boa a sua sugestão, ideal para um inversor,
projeto que sonho um dia fazer ...

Agora eu preciso de um circuito mais simples tipo este que esta abaixo ...
Não sei se isto chama-se, Totem Pole, coloquei este nome por ouvir outras pessoas falarem ...

Agora não sei se este circuito tem alguma chance de funcionar, a impressão que tenho, é que vai queimar os transistores BC ...

Agradeço qualquer ajuda que puderem me fornecer ...

Reinaldo,

Totem, é a escultura folclórica dos indios americanos, que se constitui de várias cabeças empilhadas. Por isso o nome "Totem" quando se refere a algo 'empilhado'. No caso, apenas o estagio de driver ( BJT ) é Totem, e nao o estágio de saida ( MOSFET ), entendo eu.

Nao sei qual é a sua disponibilidade de tempo, mas quando eu estava na faculdade - e tinha tempo de sobra - eu utilizava o PSPICE para simular os circuitos sem a necessidade de perder tempo nos protótipos; A vantagem é que no simulador, não existe mal-contato .

Tudo o que eu simulava, acontecia EXATAMENTE igual no prot-o-board, com raras excessões. Por exemplo, se eu ajustava a polarização de um BJT para 1mA, na montagem aparecia exatamente esse valor.

Bom, a respeito do seu circuito, se o chaveamento for alto, acima de 2KHz, realmente o PSPICE nao trabalha bem com simulacao de comutacao, mas vale a pena tentar.

Sobre o Inversor, esse IR2110 é usado em inversores e No-break's. Inclusuve uso num UPS que estou desenvolvendo.

Sobre o circuito, se achar algo esquizito, te escrevo.


+++

48/10.000 = 5mA => BC's nao vao queimar, pois a base do Mosfet nao drena corrente.

Andre_Teprom,

Minha duvida é sobre a transição dos BCs de baixo p/ alto e vice versa ... sera que não vai queimar os BCs ?

Entendo que durante um periodo bem curto de tempo, os dois BCs estarão conduzindo simultaneamente, isto me deixa em duvida, sobre aquecimento e até ruptura deles ...

A frequencia sera em torno de 30KHertz, e no pspice eu sou um nó cego ... hehehe

Sobre esquema eu não entendi, mas se for sobre o IR2110 eu gostaria muitchu !

Obrigado pela sua atenção ! ...

Abraços

Poisé,

Voce lembrou de algo que eu já havia esquecido há muito tempo, justamente por isso já vir implementado in-circuit, no chip que indiquei.

O Dead-time: Realmente, isso "pega" sim, mas voce pode contornar, como já vi implementado, se voce colocar na malha de cada base dos BJT's, o seguinte circuito, para gerar um tempo morto entre as comutacoes :

R1 - R
D1 - Diodo acao rápida
C1 - C


Antes de cada base do Q2 e Q3, deve colocar :

---------|------R------|----------
|------D------|
|
|
C
|
|
-----
---
-
O valor R.C deve dar algo na faixa de 1ms ou mais.
Nao lembro bem da polaridade do diodo, mas é fácil analizar e descobrir[/code]

Cara, o visualizador do fórum não apresentou os espaços que digitei, mas o circuito desenhado é o seguinte :

( ( R//D ) + C[GND] )

Não sei se fui claro, mas vai no Spice mesmo :

D 1 2
R 1 2
C 2 0

MacRC, no esquema que tu postou, os transistores Q2 e Q3 estarão em condução simultaneamente nos períodos de transição do sinal de entrada... é um tempo muito curto, mas não nulo, acho que merece um estudo... Além disso tu vai tocar os 48 V na porta do Mosfet, veja se ele suporta isso...

Esse esquema está no site http://www.elecdesign.com e acho que pode te ajudar. Perceba que nesse caso não se dá atenção à questão que vc coloca. A utilização de transistores indicados para chaveamento é o ideal, mesmo que esses BCs indiquem FT=1MHz. Acho que o efeito indesejado deve (pode) ser minimizado (eliminado?) pela utilização de um circuito rápido (tempos de subida e descida do pulso de chaveamento) no acionamento do par. Outra coisa, foram utilizados o emissores dos transistores para a carga (gate). Penso que essa configuração garanta o corte/saturação desejados na aplicação. O circuito merece ser estudado, até porque promete chaveamento à 500KHz.

eletroinf escreveu:Além disso tu vai tocar os 48 V na porta do Mosfet, veja se ele suporta isso...

Eletroinf,

Voce tem razão, eu não havia observado este detalhe, a tensão de gate max. é de 20vcc ... acho que se eu usar 12 vcc ja teria uma boa performance, ou não ?

O meu problema seria aquecimento excessivo dos Mosfets ... sei que se ele não receber a tensão de gate correta, ele fica na região linear e super-aquece, mas não sei onde é esta mar ... dita região linear ? hehehe

Zielpunkt,

Eu ja vi algo parecido com isto, aqui : http://www.4qdtec.com/mircl.html

Mas minha duvida : O que me impede de ligar o gate direto no buffer schmitt triger, sem os transistores ???

Bom, a questão dos transistores no gate é porque o Mosfet tem uma capacitância grande na entrada, então é necessário bastante energia pra acioná-los; se tu der uma olhada no datasheet desses CIs CMOs a saída deles é especificada pra capacitâncias abaixo de 100pF, se não me engano em torno de 50pF. Esses mosfets de potência tem capacitância de gate geralmente maior que 1nF, então se tu ligar um Cmos direto nele o resultado vai ser uma onda, grotescamente falando, "arredondada", o que significa um aumento nos tempos de comutação, levando o mosfet pra uma "operação linear" e consequentemente dissipando mais energia.

Bem, não sou especialista em mosfet, mas acho que eles acumulam no gate uma grande quantidade de energia (tipo efeito capacitivo), o que requer elementos com maior capacidade de corrente que os das saidas de buffers cmos comuns para executar essa tarefa de excitação (carregar/escoar essa energia acumulada em alguns nf), principalmente em altas frequencias. Resultado: chaveamento precário ou inexistente.

Ah, só completando, têm diversos CIs próprios pra esse fim. Digita no google Mosfet driver, vai aparecer um monte. Na farnell também tem, ex. o TC1427CPA, da Microchip.