DUVIDA CRUEL...

Enviado:
23 Mar 2011 13:27
por tcpipchip
Pessoal
Eu quero seperar o AGND do DGND, e AVCC do VCC.
Veja imagem
No layer stack manager do ALTIUM, eu uso PLANES or LAYERS para estas áreas ?
Eu estou preocupado mais o AGND e AVCC, por causa dos A/D.
TCPICPHIP
PS: pergunta para o ANDRE e XULTZ


Enviado:
23 Mar 2011 17:44
por xultz
Bom, vou dizer como eu faço, mas não sei se é o certo.
Eu crio o esquemático colocando as coisas nos devidos VCCs e GNDs. E não interligo um no outro. Porém, antes de começar a rotear, eu estabeleço uma estratégia de ligação desses fulanos, geralmente eu interconecto-os bem perto da fonte de alimentação, mas isso pode variar. Por exemplo, se pegar um AD de instrumentação, interessante ter um AGND e um AVCC para a parte analógica da medição e um DVCC e DGND para a parte digital, e essas alimentações devem se encontrar debaixo do AD.
Tendo a estratégia na cabeça, eu desenho a placa deixando as referência sem conexão uma com a outra. Depois que a placa está inteirinha roteada, eu mudo no esquemático e conecto os VCCs e GNDs, faço a conexão no ponto que previamente tinha imaginado, gero os gerbers e saio correndo pro bar.
Quanto a usar os planes, há várias correntes de pensamento. A mais tradicional e repartir tudo: no plane de GND, tem uma área para o analógico e uma parte para o digital, e assim por diante. Porém, já vi um outro texto condenando esta prática, defendendo que muito mais importante que fracionar o plano, é tomar cuidado com o caminho que a corrente faz para sair da fonte até um componente, a corrente de retorno não toma o caminho mais curto, ela faz o caminho exatamente embaixo da trilha de alimentação. Neste caso, o placement faz muito mais diferença do que o jeito que é desenhado o plane.
Ou xeja, essa é uma pergunta sem resposta direta, só uma análise mais cuidadosa do teu projeto prá te dizer qual a melhor estratégia.

Enviado:
24 Mar 2011 09:49
por tcpipchip
Mas voce gera uma malha para o AGND e uma malha para GND ?
Ou uma malha para o AVCC e uma malha para AGND ?
PS: estou preocupado com as entradas analogicas do LPC1768...não quero ter problemas de ruido...

Enviado:
24 Mar 2011 13:07
por andre_luis
xultz escreveu:Geralmente, sim.
Na verdade eu crio os planos em separado, mas os conecto no final, por uma trilha muito fina, para manter os potenciais iguais.
Creio que a função principal do agrupamento dos componentes nesses terras
Analógico
Digital e
Potencia, seja para evitar a passagem pelo circuito Analógico de alguma corrente ou spike proveniente do restande do circuito. Mas a conexão entre eles, acredito que seja necessária.
+++

Enviado:
24 Mar 2011 15:12
por tcpipchip
mas voce cria os planos no TOP/BOTTON ou nos layers ?

Enviado:
24 Mar 2011 22:45
por andre_luis
Então,
Eu geralmente prefiro colocar nas estremidades ( top, botom ), mas na documentação de alguns fabricantes de CIs que trabalham com alta frequencia ( conversores de barramento ), recomendam que esses planos de aterramento fiquem intercalados aos demais layers ( como um sanduiche ). Acredito que seja devido á alta capacidade de sinais nessas faixas de frequencias elevadas se propagarem mais facilmente, podendo induzir interferencia entre trilhas de layers imediatamente vizinhos.
+++